RocketBoards- Home
- Documentation
- Community
- Projects
- Boards
- Agilex 5 SoC
- Agilex 7 SoC
- Arria 10 SoC
- Nallatech 385A - Arria 10 FPGA Network Accelerator Card
- Nallatech 385A-SoC Accelerator Card with Arria 10 FPGA
- ALARIC Instant DevKit ARRIA 10 SoC FMC IDK by REFLEX CES
- Altera Arria 10 SoC Virtual Platform
- Altera Arria 10 SoC Board
- Nallatech 510T compute acceleration card with Intel Arria 10 FPGA
- REFLEX CES Achilles Arria 10 SoC SOM
- Terasic Arria10 SoC Board : HAN Pilot Platform
- Arria V SoC
- Cyclone V SoC
- Altera Cyclone V SoC Board
- Arrow SoCKit User Manual - July 2017 Edition
- Arrow SoCKit User Manual - November 2019 Edition
- Arrow SoCKit Evaluation Board
- Atlas-SoC Development Platform
- Critical Link MitySOM-5CSx Development Kit
- Cyclone V Ethernet driver problems
- DE10-Nano Development Board
- Terasic DE10-Standard Development Kit
- Devboards DBM-SoC1 module
- Devboards DBM-SoC2 module
- EBV SoCrates Evaluation Board
- Enclustra Mercury SA1 SoC Module
- Enterpoint Drigmorn 5
- Enterpoint Larg 2
- Altera Cyclone V SoC Development Platform
- Mpression Helio SoC Evaluation Kit by Macnica
- Mpression Sodia Evaluation Board by Macnica
- ARIES Embedded - MCV System on Module
- Mpression Borax SOM Module and Development Kit by Macnica
- Enterpoint Mulldonoch 3
- Networked Pro-Audio FPGA SoC Development Kit by Coveloz
- NOVPEK™CVLite
- NOVSOM®CV
- NOVSOM®CVLite
- NovTech IoT Octopus™
- NovTech NetLeap™
- Enterpoint Raggedstone 4
- Solectrix SMARC compliant System-on-Module
- Terasic DE1-SoC Development and Education Board
- Stratix 10 SoC
- Find a Board
- News
Documentation
Recent Changes
-
Building Bootloader for Agilex 5
Building latest bootloaders for Agilex 5 SoC Devices -
Docker Yocto Build
Using Docker to Build Yocto Recipes
-
GHRD for Agilex 5 FPGA E-Series 065B Premium Development Kit
Golden Hardware Reference Design for DK A5E065BB32AES1 -
Building Bootloader for Agilex 7
Building latest bootloaders for Agilex 7 SoC Devices -
Intel Agilex® 7 FPGA I-Series PCIe Root Port Reference Design
Demonstrates a PCIe root port running on Agilex 7 SoC Development Kit
Table of Contents
How to configure FPGA from HPS using Helio
How to configure FPGA from HPS using Helio
事前準備
Helio Board におけるデフォルトのFPGA コンフィギュレーション設定(MSEL)は AS モードです。HPS からの FPGA コンフィギュレーションをサポートするためには、MSEL を FPP モードとする必要があります。
MSEL 設定の詳細については Cyclone V Hard Processor System Technical Reference Manual をご確認ください。
・Helio Board の MSEL 設定
Helio ボード (Rev.1.3 / Rev.1.4) の MSEL 設定はボード裏面にて 0Ω 抵抗を使用して設定されます。MSEL の設定を変更される場合、半田加工にて設定を変更いただく必要があります。 Note: Helio ボード Rev.1.2 はボード裏面に MSEL 変更用のパッドが用意されておりません。
・AS モード (10010b) (デフォルト設定)
Helio ボードは EPCQ256 から自発的にコンフィギュレーションを実行します。このモードに設定されている場合には HPS からのコンフィギュレーションはサポート出来ません。
・FPPx32 Compression モード (01010b)
HPS のソフトウェアを使用して FPGA をコンフィギュレーションします。Preloader / U-Boot / Linux の各ステージにてコンフィギュレーションを実行することが可能です。詳細については こちらをご確認ください。
・関連リソース
© 1999-2024 RocketBoards.org by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
This website is using cookies. More info.
That's Fine