35 #ifndef __ALTERA_ALT_GPIO_H__
36 #define __ALTERA_ALT_GPIO_H__
79 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_LSB 0
81 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_MSB 28
83 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_WIDTH 29
85 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET_MSK 0x1fffffff
87 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_CLR_MSK 0xe0000000
89 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_RESET 0x0
91 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_GET(value) (((value) & 0x1fffffff) >> 0)
93 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET(value) (((value) << 0) & 0x1fffffff)
106 struct ALT_GPIO_SWPORTA_DR_s
108 uint32_t gpio_swporta_dr : 29;
113 typedef volatile struct ALT_GPIO_SWPORTA_DR_s ALT_GPIO_SWPORTA_DR_t;
117 #define ALT_GPIO_SWPORTA_DR_OFST 0x0
119 #define ALT_GPIO_SWPORTA_DR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DR_OFST))
160 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_IN 0x0
166 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_OUT 0x1
169 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_LSB 0
171 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_MSB 28
173 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_WIDTH 29
175 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET_MSK 0x1fffffff
177 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_CLR_MSK 0xe0000000
179 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_RESET 0x0
181 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_GET(value) (((value) & 0x1fffffff) >> 0)
183 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET(value) (((value) << 0) & 0x1fffffff)
196 struct ALT_GPIO_SWPORTA_DDR_s
198 uint32_t gpio_swporta_ddr : 29;
203 typedef volatile struct ALT_GPIO_SWPORTA_DDR_s ALT_GPIO_SWPORTA_DDR_t;
207 #define ALT_GPIO_SWPORTA_DDR_OFST 0x4
209 #define ALT_GPIO_SWPORTA_DDR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DDR_OFST))
247 #define ALT_GPIO_INTEN_GPIO_INTEN_E_DIS 0x0
253 #define ALT_GPIO_INTEN_GPIO_INTEN_E_EN 0x1
256 #define ALT_GPIO_INTEN_GPIO_INTEN_LSB 0
258 #define ALT_GPIO_INTEN_GPIO_INTEN_MSB 28
260 #define ALT_GPIO_INTEN_GPIO_INTEN_WIDTH 29
262 #define ALT_GPIO_INTEN_GPIO_INTEN_SET_MSK 0x1fffffff
264 #define ALT_GPIO_INTEN_GPIO_INTEN_CLR_MSK 0xe0000000
266 #define ALT_GPIO_INTEN_GPIO_INTEN_RESET 0x0
268 #define ALT_GPIO_INTEN_GPIO_INTEN_GET(value) (((value) & 0x1fffffff) >> 0)
270 #define ALT_GPIO_INTEN_GPIO_INTEN_SET(value) (((value) << 0) & 0x1fffffff)
283 struct ALT_GPIO_INTEN_s
285 uint32_t gpio_inten : 29;
290 typedef volatile struct ALT_GPIO_INTEN_s ALT_GPIO_INTEN_t;
294 #define ALT_GPIO_INTEN_OFST 0x30
296 #define ALT_GPIO_INTEN_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTEN_OFST))
333 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_DIS 0x0
339 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_EN 0x1
342 #define ALT_GPIO_INTMSK_GPIO_INTMSK_LSB 0
344 #define ALT_GPIO_INTMSK_GPIO_INTMSK_MSB 28
346 #define ALT_GPIO_INTMSK_GPIO_INTMSK_WIDTH 29
348 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET_MSK 0x1fffffff
350 #define ALT_GPIO_INTMSK_GPIO_INTMSK_CLR_MSK 0xe0000000
352 #define ALT_GPIO_INTMSK_GPIO_INTMSK_RESET 0x0
354 #define ALT_GPIO_INTMSK_GPIO_INTMSK_GET(value) (((value) & 0x1fffffff) >> 0)
356 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET(value) (((value) << 0) & 0x1fffffff)
369 struct ALT_GPIO_INTMSK_s
371 uint32_t gpio_intmask : 29;
376 typedef volatile struct ALT_GPIO_INTMSK_s ALT_GPIO_INTMSK_t;
380 #define ALT_GPIO_INTMSK_OFST 0x34
382 #define ALT_GPIO_INTMSK_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTMSK_OFST))
418 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_LEVEL 0x0
424 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_EDGE 0x1
427 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_LSB 0
429 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_MSB 28
431 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_WIDTH 29
433 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET_MSK 0x1fffffff
435 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_CLR_MSK 0xe0000000
437 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_RESET 0x0
439 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_GET(value) (((value) & 0x1fffffff) >> 0)
441 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET(value) (((value) << 0) & 0x1fffffff)
454 struct ALT_GPIO_INTTYPE_LEVEL_s
456 uint32_t gpio_inttype_level : 29;
461 typedef volatile struct ALT_GPIO_INTTYPE_LEVEL_s ALT_GPIO_INTTYPE_LEVEL_t;
465 #define ALT_GPIO_INTTYPE_LEVEL_OFST 0x38
467 #define ALT_GPIO_INTTYPE_LEVEL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTTYPE_LEVEL_OFST))
504 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTLOW 0x0
510 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTHIGH 0x1
513 #define ALT_GPIO_INT_POL_GPIO_INT_POL_LSB 0
515 #define ALT_GPIO_INT_POL_GPIO_INT_POL_MSB 28
517 #define ALT_GPIO_INT_POL_GPIO_INT_POL_WIDTH 29
519 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET_MSK 0x1fffffff
521 #define ALT_GPIO_INT_POL_GPIO_INT_POL_CLR_MSK 0xe0000000
523 #define ALT_GPIO_INT_POL_GPIO_INT_POL_RESET 0x0
525 #define ALT_GPIO_INT_POL_GPIO_INT_POL_GET(value) (((value) & 0x1fffffff) >> 0)
527 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET(value) (((value) << 0) & 0x1fffffff)
540 struct ALT_GPIO_INT_POL_s
542 uint32_t gpio_int_polarity : 29;
547 typedef volatile struct ALT_GPIO_INT_POL_s ALT_GPIO_INT_POL_t;
551 #define ALT_GPIO_INT_POL_OFST 0x3c
553 #define ALT_GPIO_INT_POL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INT_POL_OFST))
588 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_INACT 0x0
594 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_ACT 0x1
597 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_LSB 0
599 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_MSB 28
601 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_WIDTH 29
603 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET_MSK 0x1fffffff
605 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_CLR_MSK 0xe0000000
607 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_RESET 0x0
609 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_GET(value) (((value) & 0x1fffffff) >> 0)
611 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET(value) (((value) << 0) & 0x1fffffff)
624 struct ALT_GPIO_INTSTAT_s
626 uint32_t gpio_intstatus : 29;
631 typedef volatile struct ALT_GPIO_INTSTAT_s ALT_GPIO_INTSTAT_t;
635 #define ALT_GPIO_INTSTAT_OFST 0x40
637 #define ALT_GPIO_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTSTAT_OFST))
674 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_INACT 0x0
680 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_ACT 0x1
683 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_LSB 0
685 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_MSB 28
687 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_WIDTH 29
689 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET_MSK 0x1fffffff
691 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_CLR_MSK 0xe0000000
693 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_RESET 0x0
695 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_GET(value) (((value) & 0x1fffffff) >> 0)
697 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET(value) (((value) << 0) & 0x1fffffff)
710 struct ALT_GPIO_RAW_INTSTAT_s
712 uint32_t gpio_raw_intstatus : 29;
717 typedef volatile struct ALT_GPIO_RAW_INTSTAT_s ALT_GPIO_RAW_INTSTAT_t;
721 #define ALT_GPIO_RAW_INTSTAT_OFST 0x44
723 #define ALT_GPIO_RAW_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_RAW_INTSTAT_OFST))
760 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_DIS 0x0
766 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_EN 0x1
769 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_LSB 0
771 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_MSB 28
773 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_WIDTH 29
775 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET_MSK 0x1fffffff
777 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_CLR_MSK 0xe0000000
779 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_RESET 0x0
781 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_GET(value) (((value) & 0x1fffffff) >> 0)
783 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET(value) (((value) << 0) & 0x1fffffff)
796 struct ALT_GPIO_DEBOUNCE_s
798 uint32_t gpio_debounce : 29;
803 typedef volatile struct ALT_GPIO_DEBOUNCE_s ALT_GPIO_DEBOUNCE_t;
807 #define ALT_GPIO_DEBOUNCE_OFST 0x48
809 #define ALT_GPIO_DEBOUNCE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_DEBOUNCE_OFST))
844 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_NOCLR 0x0
850 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_CLR 0x1
853 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_LSB 0
855 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_MSB 28
857 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_WIDTH 29
859 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET_MSK 0x1fffffff
861 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_CLR_MSK 0xe0000000
863 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_RESET 0x0
865 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_GET(value) (((value) & 0x1fffffff) >> 0)
867 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET(value) (((value) << 0) & 0x1fffffff)
880 struct ALT_GPIO_PORTA_EOI_s
882 uint32_t gpio_porta_eoi : 29;
887 typedef volatile struct ALT_GPIO_PORTA_EOI_s ALT_GPIO_PORTA_EOI_t;
891 #define ALT_GPIO_PORTA_EOI_OFST 0x4c
893 #define ALT_GPIO_PORTA_EOI_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_PORTA_EOI_OFST))
919 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_LSB 0
921 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_MSB 28
923 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_WIDTH 29
925 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET_MSK 0x1fffffff
927 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_CLR_MSK 0xe0000000
929 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_RESET 0x0
931 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_GET(value) (((value) & 0x1fffffff) >> 0)
933 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET(value) (((value) << 0) & 0x1fffffff)
946 struct ALT_GPIO_EXT_PORTA_s
948 const uint32_t gpio_ext_porta : 29;
953 typedef volatile struct ALT_GPIO_EXT_PORTA_s ALT_GPIO_EXT_PORTA_t;
957 #define ALT_GPIO_EXT_PORTA_OFST 0x50
959 #define ALT_GPIO_EXT_PORTA_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_EXT_PORTA_OFST))
994 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_NOSYNC 0x0
1000 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_SYNC 0x1
1003 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_LSB 0
1005 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_MSB 0
1007 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_WIDTH 1
1009 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET_MSK 0x00000001
1011 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_CLR_MSK 0xfffffffe
1013 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_RESET 0x0
1015 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_GET(value) (((value) & 0x00000001) >> 0)
1017 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET(value) (((value) << 0) & 0x00000001)
1019 #ifndef __ASSEMBLY__
1030 struct ALT_GPIO_LS_SYNC_s
1032 uint32_t gpio_ls_sync : 1;
1037 typedef volatile struct ALT_GPIO_LS_SYNC_s ALT_GPIO_LS_SYNC_t;
1041 #define ALT_GPIO_LS_SYNC_OFST 0x60
1043 #define ALT_GPIO_LS_SYNC_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_LS_SYNC_OFST))
1066 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_LSB 0
1068 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_MSB 31
1070 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_WIDTH 32
1072 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET_MSK 0xffffffff
1074 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_CLR_MSK 0x00000000
1076 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_RESET 0x0
1078 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0)
1080 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET(value) (((value) << 0) & 0xffffffff)
1082 #ifndef __ASSEMBLY__
1093 struct ALT_GPIO_ID_CODE_s
1095 const uint32_t gpio_id_code : 32;
1099 typedef volatile struct ALT_GPIO_ID_CODE_s ALT_GPIO_ID_CODE_t;
1103 #define ALT_GPIO_ID_CODE_OFST 0x64
1105 #define ALT_GPIO_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_ID_CODE_OFST))
1129 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_LSB 0
1131 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_MSB 31
1133 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_WIDTH 32
1135 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET_MSK 0xffffffff
1137 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_CLR_MSK 0x00000000
1139 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_RESET 0x3230382a
1141 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0)
1143 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET(value) (((value) << 0) & 0xffffffff)
1145 #ifndef __ASSEMBLY__
1156 struct ALT_GPIO_VER_ID_CODE_s
1158 const uint32_t gpio_ver_id_code : 32;
1162 typedef volatile struct ALT_GPIO_VER_ID_CODE_s ALT_GPIO_VER_ID_CODE_t;
1166 #define ALT_GPIO_VER_ID_CODE_OFST 0x6c
1168 #define ALT_GPIO_VER_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_VER_ID_CODE_OFST))
1207 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE8BITS 0x7
1213 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE29BITS 0x1c
1216 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_LSB 0
1218 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_MSB 4
1220 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_WIDTH 5
1222 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET_MSK 0x0000001f
1224 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_CLR_MSK 0xffffffe0
1226 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_RESET 0x1c
1228 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_GET(value) (((value) & 0x0000001f) >> 0)
1230 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET(value) (((value) << 0) & 0x0000001f)
1253 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE8BITS 0x7
1259 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE29BITS 0x1c
1262 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_LSB 5
1264 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_MSB 9
1266 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_WIDTH 5
1268 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET_MSK 0x000003e0
1270 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_CLR_MSK 0xfffffc1f
1272 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_RESET 0x7
1274 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_GET(value) (((value) & 0x000003e0) >> 5)
1276 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET(value) (((value) << 5) & 0x000003e0)
1299 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE8BITS 0x7
1305 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE29BITS 0x1c
1308 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_LSB 10
1310 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_MSB 14
1312 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_WIDTH 5
1314 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET_MSK 0x00007c00
1316 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_CLR_MSK 0xffff83ff
1318 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_RESET 0x7
1320 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_GET(value) (((value) & 0x00007c00) >> 10)
1322 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET(value) (((value) << 10) & 0x00007c00)
1345 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE8BITS 0x7
1351 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE29BITS 0x1c
1354 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_LSB 15
1356 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_MSB 19
1358 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_WIDTH 5
1360 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET_MSK 0x000f8000
1362 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_CLR_MSK 0xfff07fff
1364 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_RESET 0x7
1366 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_GET(value) (((value) & 0x000f8000) >> 15)
1368 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET(value) (((value) << 15) & 0x000f8000)
1370 #ifndef __ASSEMBLY__
1381 struct ALT_GPIO_CFG_REG2_s
1383 const uint32_t encoded_id_pwidth_a : 5;
1384 const uint32_t encoded_id_pwidth_b : 5;
1385 const uint32_t encoded_id_pwidth_c : 5;
1386 const uint32_t encoded_id_pwidth_d : 5;
1391 typedef volatile struct ALT_GPIO_CFG_REG2_s ALT_GPIO_CFG_REG2_t;
1395 #define ALT_GPIO_CFG_REG2_OFST 0x70
1397 #define ALT_GPIO_CFG_REG2_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG2_OFST))
1443 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_E_WIDTH32BITS 0x2
1446 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_LSB 0
1448 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_MSB 1
1450 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_WIDTH 2
1452 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET_MSK 0x00000003
1454 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_CLR_MSK 0xfffffffc
1456 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_RESET 0x2
1458 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_GET(value) (((value) & 0x00000003) >> 0)
1460 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET(value) (((value) << 0) & 0x00000003)
1481 #define ALT_GPIO_CFG_REG1_NUM_PORTS_E_ONEPORTA 0x0
1484 #define ALT_GPIO_CFG_REG1_NUM_PORTS_LSB 2
1486 #define ALT_GPIO_CFG_REG1_NUM_PORTS_MSB 3
1488 #define ALT_GPIO_CFG_REG1_NUM_PORTS_WIDTH 2
1490 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET_MSK 0x0000000c
1492 #define ALT_GPIO_CFG_REG1_NUM_PORTS_CLR_MSK 0xfffffff3
1494 #define ALT_GPIO_CFG_REG1_NUM_PORTS_RESET 0x0
1496 #define ALT_GPIO_CFG_REG1_NUM_PORTS_GET(value) (((value) & 0x0000000c) >> 2)
1498 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET(value) (((value) << 2) & 0x0000000c)
1519 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_E_SOFTCTLONLY 0x1
1522 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_LSB 4
1524 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_MSB 4
1526 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_WIDTH 1
1528 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET_MSK 0x00000010
1530 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_CLR_MSK 0xffffffef
1532 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_RESET 0x1
1534 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_GET(value) (((value) & 0x00000010) >> 4)
1536 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET(value) (((value) << 4) & 0x00000010)
1558 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_E_SOFTCTLONLY 0x1
1561 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_LSB 5
1563 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_MSB 5
1565 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_WIDTH 1
1567 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET_MSK 0x00000020
1569 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_CLR_MSK 0xffffffdf
1571 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_RESET 0x1
1573 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_GET(value) (((value) & 0x00000020) >> 5)
1575 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET(value) (((value) << 5) & 0x00000020)
1597 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_E_SOFTCTLONLY 0x1
1600 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_LSB 6
1602 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_MSB 6
1604 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_WIDTH 1
1606 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET_MSK 0x00000040
1608 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_CLR_MSK 0xffffffbf
1610 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_RESET 0x1
1612 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_GET(value) (((value) & 0x00000040) >> 6)
1614 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET(value) (((value) << 6) & 0x00000040)
1636 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_E_SOFTCTLONLY 0x1
1639 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_LSB 7
1641 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_MSB 7
1643 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_WIDTH 1
1645 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET_MSK 0x00000080
1647 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_CLR_MSK 0xffffff7f
1649 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_RESET 0x1
1651 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_GET(value) (((value) & 0x00000080) >> 7)
1653 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET(value) (((value) << 7) & 0x00000080)
1675 #define ALT_GPIO_CFG_REG1_HW_PORTA_E_PORTANOHARD 0x0
1678 #define ALT_GPIO_CFG_REG1_HW_PORTA_LSB 8
1680 #define ALT_GPIO_CFG_REG1_HW_PORTA_MSB 8
1682 #define ALT_GPIO_CFG_REG1_HW_PORTA_WIDTH 1
1684 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET_MSK 0x00000100
1686 #define ALT_GPIO_CFG_REG1_HW_PORTA_CLR_MSK 0xfffffeff
1688 #define ALT_GPIO_CFG_REG1_HW_PORTA_RESET 0x0
1690 #define ALT_GPIO_CFG_REG1_HW_PORTA_GET(value) (((value) & 0x00000100) >> 8)
1692 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET(value) (((value) << 8) & 0x00000100)
1713 #define ALT_GPIO_CFG_REG1_PORTA_INTR_E_PORTAINTERR 0x1
1716 #define ALT_GPIO_CFG_REG1_PORTA_INTR_LSB 12
1718 #define ALT_GPIO_CFG_REG1_PORTA_INTR_MSB 12
1720 #define ALT_GPIO_CFG_REG1_PORTA_INTR_WIDTH 1
1722 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET_MSK 0x00001000
1724 #define ALT_GPIO_CFG_REG1_PORTA_INTR_CLR_MSK 0xffffefff
1726 #define ALT_GPIO_CFG_REG1_PORTA_INTR_RESET 0x1
1728 #define ALT_GPIO_CFG_REG1_PORTA_INTR_GET(value) (((value) & 0x00001000) >> 12)
1730 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET(value) (((value) << 12) & 0x00001000)
1751 #define ALT_GPIO_CFG_REG1_DEBOUNCE_E_DEBOUNCEA 0x1
1754 #define ALT_GPIO_CFG_REG1_DEBOUNCE_LSB 13
1756 #define ALT_GPIO_CFG_REG1_DEBOUNCE_MSB 13
1758 #define ALT_GPIO_CFG_REG1_DEBOUNCE_WIDTH 1
1760 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET_MSK 0x00002000
1762 #define ALT_GPIO_CFG_REG1_DEBOUNCE_CLR_MSK 0xffffdfff
1764 #define ALT_GPIO_CFG_REG1_DEBOUNCE_RESET 0x1
1766 #define ALT_GPIO_CFG_REG1_DEBOUNCE_GET(value) (((value) & 0x00002000) >> 13)
1768 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET(value) (((value) << 13) & 0x00002000)
1789 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_E_ADDENCPARAMS 0x1
1792 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_LSB 14
1794 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_MSB 14
1796 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_WIDTH 1
1798 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET_MSK 0x00004000
1800 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_CLR_MSK 0xffffbfff
1802 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_RESET 0x1
1804 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_GET(value) (((value) & 0x00004000) >> 14)
1806 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET(value) (((value) << 14) & 0x00004000)
1827 #define ALT_GPIO_CFG_REG1_GPIO_ID_E_IDCODE 0x1
1830 #define ALT_GPIO_CFG_REG1_GPIO_ID_LSB 15
1832 #define ALT_GPIO_CFG_REG1_GPIO_ID_MSB 15
1834 #define ALT_GPIO_CFG_REG1_GPIO_ID_WIDTH 1
1836 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET_MSK 0x00008000
1838 #define ALT_GPIO_CFG_REG1_GPIO_ID_CLR_MSK 0xffff7fff
1840 #define ALT_GPIO_CFG_REG1_GPIO_ID_RESET 0x1
1842 #define ALT_GPIO_CFG_REG1_GPIO_ID_GET(value) (((value) & 0x00008000) >> 15)
1844 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET(value) (((value) << 15) & 0x00008000)
1865 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_E_ENCIDWIDTH 0x1f
1868 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_LSB 16
1870 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_MSB 20
1872 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_WIDTH 5
1874 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET_MSK 0x001f0000
1876 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_CLR_MSK 0xffe0ffff
1878 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_RESET 0x1f
1880 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_GET(value) (((value) & 0x001f0000) >> 16)
1882 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET(value) (((value) << 16) & 0x001f0000)
1884 #ifndef __ASSEMBLY__
1895 struct ALT_GPIO_CFG_REG1_s
1897 const uint32_t apb_data_width : 2;
1898 const uint32_t num_ports : 2;
1899 const uint32_t porta_single_ctl : 1;
1900 const uint32_t portb_single_ctl : 1;
1901 const uint32_t portc_single_ctl : 1;
1902 const uint32_t portd_single_ctl : 1;
1903 const uint32_t hw_porta : 1;
1905 const uint32_t porta_intr : 1;
1906 const uint32_t debounce : 1;
1907 const uint32_t add_encoded_params : 1;
1908 const uint32_t gpio_id : 1;
1909 const uint32_t encoded_id_width : 5;
1914 typedef volatile struct ALT_GPIO_CFG_REG1_s ALT_GPIO_CFG_REG1_t;
1918 #define ALT_GPIO_CFG_REG1_OFST 0x74
1920 #define ALT_GPIO_CFG_REG1_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG1_OFST))
1922 #ifndef __ASSEMBLY__
1935 ALT_GPIO_SWPORTA_DR_t gpio_swporta_dr;
1936 ALT_GPIO_SWPORTA_DDR_t gpio_swporta_ddr;
1937 volatile uint32_t _pad_0x8_0x2f[10];
1938 ALT_GPIO_INTEN_t gpio_inten;
1939 ALT_GPIO_INTMSK_t gpio_intmask;
1940 ALT_GPIO_INTTYPE_LEVEL_t gpio_inttype_level;
1941 ALT_GPIO_INT_POL_t gpio_int_polarity;
1942 ALT_GPIO_INTSTAT_t gpio_intstatus;
1943 ALT_GPIO_RAW_INTSTAT_t gpio_raw_intstatus;
1944 ALT_GPIO_DEBOUNCE_t gpio_debounce;
1945 ALT_GPIO_PORTA_EOI_t gpio_porta_eoi;
1946 ALT_GPIO_EXT_PORTA_t gpio_ext_porta;
1947 volatile uint32_t _pad_0x54_0x5f[3];
1948 ALT_GPIO_LS_SYNC_t gpio_ls_sync;
1949 ALT_GPIO_ID_CODE_t gpio_id_code;
1950 volatile uint32_t _pad_0x68_0x6b;
1951 ALT_GPIO_VER_ID_CODE_t gpio_ver_id_code;
1952 ALT_GPIO_CFG_REG2_t gpio_config_reg2;
1953 ALT_GPIO_CFG_REG1_t gpio_config_reg1;
1954 volatile uint32_t _pad_0x78_0x80[2];
1958 typedef volatile struct ALT_GPIO_s ALT_GPIO_t;
1960 struct ALT_GPIO_raw_s
1962 volatile uint32_t gpio_swporta_dr;
1963 volatile uint32_t gpio_swporta_ddr;
1964 uint32_t _pad_0x8_0x2f[10];
1965 volatile uint32_t gpio_inten;
1966 volatile uint32_t gpio_intmask;
1967 volatile uint32_t gpio_inttype_level;
1968 volatile uint32_t gpio_int_polarity;
1969 volatile uint32_t gpio_intstatus;
1970 volatile uint32_t gpio_raw_intstatus;
1971 volatile uint32_t gpio_debounce;
1972 volatile uint32_t gpio_porta_eoi;
1973 volatile uint32_t gpio_ext_porta;
1974 uint32_t _pad_0x54_0x5f[3];
1975 volatile uint32_t gpio_ls_sync;
1976 volatile uint32_t gpio_id_code;
1977 uint32_t _pad_0x68_0x6b;
1978 volatile uint32_t gpio_ver_id_code;
1979 volatile uint32_t gpio_config_reg2;
1980 volatile uint32_t gpio_config_reg1;
1981 uint32_t _pad_0x78_0x80[2];
1985 typedef volatile struct ALT_GPIO_raw_s ALT_GPIO_raw_t;