35 #ifndef __ALT_SOCAL_SOC_NOC_FW_DDR_F2SDR_SCR_H__
36 #define __ALT_SOCAL_SOC_NOC_FW_DDR_F2SDR_SCR_H__
79 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_LSB 0
81 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_MSB 0
83 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_WIDTH 1
85 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_SET_MSK 0x00000001
87 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_CLR_MSK 0xfffffffe
89 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_RESET 0x0
91 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_GET(value) (((value) & 0x00000001) >> 0)
93 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION0ENABLE_SET(value) (((value) << 0) & 0x00000001)
105 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_LSB 1
107 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_MSB 1
109 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_WIDTH 1
111 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_SET_MSK 0x00000002
113 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_CLR_MSK 0xfffffffd
115 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_RESET 0x0
117 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_GET(value) (((value) & 0x00000002) >> 1)
119 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION1ENABLE_SET(value) (((value) << 1) & 0x00000002)
131 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_LSB 2
133 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_MSB 2
135 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_WIDTH 1
137 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_SET_MSK 0x00000004
139 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_CLR_MSK 0xfffffffb
141 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_RESET 0x0
143 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_GET(value) (((value) & 0x00000004) >> 2)
145 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION2ENABLE_SET(value) (((value) << 2) & 0x00000004)
157 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_LSB 3
159 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_MSB 3
161 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_WIDTH 1
163 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_SET_MSK 0x00000008
165 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_CLR_MSK 0xfffffff7
167 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_RESET 0x0
169 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_GET(value) (((value) & 0x00000008) >> 3)
171 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_REGION3ENABLE_SET(value) (((value) << 3) & 0x00000008)
185 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_s
187 volatile uint32_t region0enable : 1;
188 volatile uint32_t region1enable : 1;
189 volatile uint32_t region2enable : 1;
190 volatile uint32_t region3enable : 1;
195 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_t;
199 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_RESET 0x00000000
201 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_OFST 0x0
203 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_OFST))
234 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_LSB 0
236 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_MSB 0
238 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_WIDTH 1
240 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_SET_MSK 0x00000001
242 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_CLR_MSK 0xfffffffe
244 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_RESET 0x0
246 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_GET(value) (((value) & 0x00000001) >> 0)
248 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION0ENABLE_SET(value) (((value) << 0) & 0x00000001)
263 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_LSB 1
265 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_MSB 1
267 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_WIDTH 1
269 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_SET_MSK 0x00000002
271 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_CLR_MSK 0xfffffffd
273 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_RESET 0x0
275 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_GET(value) (((value) & 0x00000002) >> 1)
277 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION1ENABLE_SET(value) (((value) << 1) & 0x00000002)
292 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_LSB 2
294 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_MSB 2
296 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_WIDTH 1
298 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_SET_MSK 0x00000004
300 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_CLR_MSK 0xfffffffb
302 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_RESET 0x0
304 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_GET(value) (((value) & 0x00000004) >> 2)
306 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION2ENABLE_SET(value) (((value) << 2) & 0x00000004)
321 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_LSB 3
323 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_MSB 3
325 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_WIDTH 1
327 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_SET_MSK 0x00000008
329 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_CLR_MSK 0xfffffff7
331 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_RESET 0x0
333 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_GET(value) (((value) & 0x00000008) >> 3)
335 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_REGION3ENABLE_SET(value) (((value) << 3) & 0x00000008)
349 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_s
351 volatile uint32_t region0enable : 1;
352 volatile uint32_t region1enable : 1;
353 volatile uint32_t region2enable : 1;
354 volatile uint32_t region3enable : 1;
359 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_t;
363 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_RESET 0x00000000
365 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_OFST 0x4
367 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_OFST))
398 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_LSB 0
400 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_MSB 0
402 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_WIDTH 1
404 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_SET_MSK 0x00000001
406 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_CLR_MSK 0xfffffffe
408 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_RESET 0x0
410 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_GET(value) (((value) & 0x00000001) >> 0)
412 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION0ENABLE_SET(value) (((value) << 0) & 0x00000001)
427 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_LSB 1
429 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_MSB 1
431 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_WIDTH 1
433 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_SET_MSK 0x00000002
435 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_CLR_MSK 0xfffffffd
437 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_RESET 0x0
439 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_GET(value) (((value) & 0x00000002) >> 1)
441 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION1ENABLE_SET(value) (((value) << 1) & 0x00000002)
456 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_LSB 2
458 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_MSB 2
460 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_WIDTH 1
462 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_SET_MSK 0x00000004
464 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_CLR_MSK 0xfffffffb
466 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_RESET 0x0
468 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_GET(value) (((value) & 0x00000004) >> 2)
470 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION2ENABLE_SET(value) (((value) << 2) & 0x00000004)
485 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_LSB 3
487 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_MSB 3
489 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_WIDTH 1
491 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_SET_MSK 0x00000008
493 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_CLR_MSK 0xfffffff7
495 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_RESET 0x0
497 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_GET(value) (((value) & 0x00000008) >> 3)
499 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_REGION3ENABLE_SET(value) (((value) << 3) & 0x00000008)
513 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_s
515 volatile uint32_t region0enable : 1;
516 volatile uint32_t region1enable : 1;
517 volatile uint32_t region2enable : 1;
518 volatile uint32_t region3enable : 1;
523 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_t;
527 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_RESET 0x00000000
529 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_OFST 0x8
531 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_OFST))
555 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_LSB 0
557 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_MSB 15
559 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_WIDTH 16
561 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_SET_MSK 0x0000ffff
563 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_CLR_MSK 0xffff0000
565 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_RESET 0x0
567 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
569 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_LOW_SET(value) (((value) << 0) & 0x0000ffff)
580 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_LSB 16
582 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_MSB 31
584 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_WIDTH 16
586 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_SET_MSK 0xffff0000
588 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_CLR_MSK 0x0000ffff
590 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_RESET 0x0
592 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
594 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_HIGH_SET(value) (((value) << 16) & 0xffff0000)
608 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_s
610 const volatile uint32_t low : 16;
611 volatile uint32_t high : 16;
615 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_t;
619 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_RESET 0x00000000
621 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_OFST 0x10
623 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_OFST))
647 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_LSB 0
649 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_MSB 4
651 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_WIDTH 5
653 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_SET_MSK 0x0000001f
655 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_CLR_MSK 0xffffffe0
657 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_RESET 0x0
659 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
661 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
675 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_s
677 volatile uint32_t low : 5;
682 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_t;
686 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_RESET 0x00000000
688 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_OFST 0x14
690 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_OFST))
714 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_LSB 0
716 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_MSB 15
718 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_WIDTH 16
720 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_SET_MSK 0x0000ffff
722 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_CLR_MSK 0xffff0000
724 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_RESET 0xffff
726 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
728 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_LOW_SET(value) (((value) << 0) & 0x0000ffff)
739 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_LSB 16
741 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_MSB 31
743 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_WIDTH 16
745 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_SET_MSK 0xffff0000
747 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_CLR_MSK 0x0000ffff
749 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_RESET 0x0
751 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
753 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_HIGH_SET(value) (((value) << 16) & 0xffff0000)
767 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_s
769 const volatile uint32_t low : 16;
770 volatile uint32_t high : 16;
774 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_t;
778 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_RESET 0x0000ffff
780 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_OFST 0x18
782 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_OFST))
806 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_LSB 0
808 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_MSB 4
810 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_WIDTH 5
812 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_SET_MSK 0x0000001f
814 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_CLR_MSK 0xffffffe0
816 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_RESET 0x0
818 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
820 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
834 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_s
836 volatile uint32_t low : 5;
841 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_t;
845 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_RESET 0x00000000
847 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_OFST 0x1c
849 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_OFST))
873 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_LSB 0
875 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_MSB 15
877 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_WIDTH 16
879 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_SET_MSK 0x0000ffff
881 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_CLR_MSK 0xffff0000
883 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_RESET 0x0
885 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
887 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_LOW_SET(value) (((value) << 0) & 0x0000ffff)
898 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_LSB 16
900 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_MSB 31
902 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_WIDTH 16
904 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_SET_MSK 0xffff0000
906 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_CLR_MSK 0x0000ffff
908 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_RESET 0x0
910 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
912 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_HIGH_SET(value) (((value) << 16) & 0xffff0000)
926 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_s
928 const volatile uint32_t low : 16;
929 volatile uint32_t high : 16;
933 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_t;
937 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_RESET 0x00000000
939 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_OFST 0x20
941 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_OFST))
965 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_LSB 0
967 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_MSB 4
969 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_WIDTH 5
971 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_SET_MSK 0x0000001f
973 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_CLR_MSK 0xffffffe0
975 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_RESET 0x0
977 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
979 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
993 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_s
995 volatile uint32_t low : 5;
1000 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_t;
1004 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_RESET 0x00000000
1006 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_OFST 0x24
1008 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_OFST))
1032 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_LSB 0
1034 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_MSB 15
1036 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_WIDTH 16
1038 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_SET_MSK 0x0000ffff
1040 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_CLR_MSK 0xffff0000
1042 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_RESET 0xffff
1044 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
1046 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_LOW_SET(value) (((value) << 0) & 0x0000ffff)
1057 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_LSB 16
1059 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_MSB 31
1061 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_WIDTH 16
1063 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_SET_MSK 0xffff0000
1065 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_CLR_MSK 0x0000ffff
1067 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_RESET 0x0
1069 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
1071 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_HIGH_SET(value) (((value) << 16) & 0xffff0000)
1073 #ifndef __ASSEMBLY__
1085 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_s
1087 const volatile uint32_t low : 16;
1088 volatile uint32_t high : 16;
1092 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_t;
1096 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_RESET 0x0000ffff
1098 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_OFST 0x28
1100 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_OFST))
1124 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_LSB 0
1126 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_MSB 4
1128 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_WIDTH 5
1130 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_SET_MSK 0x0000001f
1132 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_CLR_MSK 0xffffffe0
1134 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_RESET 0x0
1136 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
1138 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
1140 #ifndef __ASSEMBLY__
1152 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_s
1154 volatile uint32_t low : 5;
1159 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_t;
1163 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_RESET 0x00000000
1165 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_OFST 0x2c
1167 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_OFST))
1191 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_LSB 0
1193 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_MSB 15
1195 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_WIDTH 16
1197 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_SET_MSK 0x0000ffff
1199 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_CLR_MSK 0xffff0000
1201 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_RESET 0x0
1203 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
1205 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_LOW_SET(value) (((value) << 0) & 0x0000ffff)
1216 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_LSB 16
1218 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_MSB 31
1220 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_WIDTH 16
1222 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_SET_MSK 0xffff0000
1224 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_CLR_MSK 0x0000ffff
1226 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_RESET 0x0
1228 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
1230 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_HIGH_SET(value) (((value) << 16) & 0xffff0000)
1232 #ifndef __ASSEMBLY__
1244 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_s
1246 const volatile uint32_t low : 16;
1247 volatile uint32_t high : 16;
1251 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_t;
1255 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_RESET 0x00000000
1257 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_OFST 0x30
1259 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_OFST))
1283 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_LSB 0
1285 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_MSB 4
1287 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_WIDTH 5
1289 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_SET_MSK 0x0000001f
1291 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_CLR_MSK 0xffffffe0
1293 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_RESET 0x0
1295 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
1297 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
1299 #ifndef __ASSEMBLY__
1311 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_s
1313 volatile uint32_t low : 5;
1318 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_t;
1322 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_RESET 0x00000000
1324 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_OFST 0x34
1326 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_OFST))
1350 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_LSB 0
1352 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_MSB 15
1354 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_WIDTH 16
1356 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_SET_MSK 0x0000ffff
1358 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_CLR_MSK 0xffff0000
1360 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_RESET 0xffff
1362 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
1364 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_LOW_SET(value) (((value) << 0) & 0x0000ffff)
1375 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_LSB 16
1377 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_MSB 31
1379 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_WIDTH 16
1381 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_SET_MSK 0xffff0000
1383 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_CLR_MSK 0x0000ffff
1385 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_RESET 0x0
1387 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
1389 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_HIGH_SET(value) (((value) << 16) & 0xffff0000)
1391 #ifndef __ASSEMBLY__
1403 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_s
1405 const volatile uint32_t low : 16;
1406 volatile uint32_t high : 16;
1410 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_t;
1414 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_RESET 0x0000ffff
1416 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_OFST 0x38
1418 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_OFST))
1442 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_LSB 0
1444 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_MSB 4
1446 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_WIDTH 5
1448 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_SET_MSK 0x0000001f
1450 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_CLR_MSK 0xffffffe0
1452 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_RESET 0x0
1454 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
1456 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
1458 #ifndef __ASSEMBLY__
1470 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_s
1472 volatile uint32_t low : 5;
1477 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_t;
1481 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_RESET 0x00000000
1483 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_OFST 0x3c
1485 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_OFST))
1509 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_LSB 0
1511 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_MSB 15
1513 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_WIDTH 16
1515 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_SET_MSK 0x0000ffff
1517 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_CLR_MSK 0xffff0000
1519 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_RESET 0x0
1521 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
1523 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_LOW_SET(value) (((value) << 0) & 0x0000ffff)
1534 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_LSB 16
1536 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_MSB 31
1538 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_WIDTH 16
1540 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_SET_MSK 0xffff0000
1542 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_CLR_MSK 0x0000ffff
1544 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_RESET 0x0
1546 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
1548 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_HIGH_SET(value) (((value) << 16) & 0xffff0000)
1550 #ifndef __ASSEMBLY__
1562 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_s
1564 const volatile uint32_t low : 16;
1565 volatile uint32_t high : 16;
1569 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_t;
1573 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_RESET 0x00000000
1575 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_OFST 0x40
1577 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_OFST))
1601 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_LSB 0
1603 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_MSB 4
1605 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_WIDTH 5
1607 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_SET_MSK 0x0000001f
1609 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_CLR_MSK 0xffffffe0
1611 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_RESET 0x0
1613 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
1615 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
1617 #ifndef __ASSEMBLY__
1629 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_s
1631 volatile uint32_t low : 5;
1636 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_t;
1640 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_RESET 0x00000000
1642 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_OFST 0x44
1644 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_OFST))
1668 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_LSB 0
1670 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_MSB 15
1672 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_WIDTH 16
1674 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_SET_MSK 0x0000ffff
1676 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_CLR_MSK 0xffff0000
1678 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_RESET 0xffff
1680 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_GET(value) (((value) & 0x0000ffff) >> 0)
1682 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_LOW_SET(value) (((value) << 0) & 0x0000ffff)
1693 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_LSB 16
1695 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_MSB 31
1697 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_WIDTH 16
1699 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_SET_MSK 0xffff0000
1701 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_CLR_MSK 0x0000ffff
1703 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_RESET 0x0
1705 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_GET(value) (((value) & 0xffff0000) >> 16)
1707 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_HIGH_SET(value) (((value) << 16) & 0xffff0000)
1709 #ifndef __ASSEMBLY__
1721 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_s
1723 const volatile uint32_t low : 16;
1724 volatile uint32_t high : 16;
1728 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_t;
1732 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_RESET 0x0000ffff
1734 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_OFST 0x48
1736 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_OFST))
1760 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_LSB 0
1762 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_MSB 4
1764 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_WIDTH 5
1766 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_SET_MSK 0x0000001f
1768 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_CLR_MSK 0xffffffe0
1770 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_RESET 0x0
1772 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_GET(value) (((value) & 0x0000001f) >> 0)
1774 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_LOW_SET(value) (((value) << 0) & 0x0000001f)
1776 #ifndef __ASSEMBLY__
1788 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_s
1790 volatile uint32_t low : 5;
1795 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_t;
1799 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_RESET 0x00000000
1801 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_OFST 0x4c
1803 #define ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_OFST))
1805 #ifndef __ASSEMBLY__
1817 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_s
1819 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_t enable;
1820 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_SET_t enable_set;
1821 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_ENABLE_CLEAR_t enable_clear;
1822 volatile uint32_t _pad_0xc_0xf;
1823 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASE_t region0addr_base;
1824 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_BASEEXT_t region0addr_baseext;
1825 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMIT_t region0addr_limit;
1826 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION0ADDR_LIMITEXT_t region0addr_limitext;
1827 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASE_t region1addr_base;
1828 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_BASEEXT_t region1addr_baseext;
1829 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMIT_t region1addr_limit;
1830 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION1ADDR_LIMITEXT_t region1addr_limitext;
1831 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASE_t region2addr_base;
1832 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_BASEEXT_t region2addr_baseext;
1833 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMIT_t region2addr_limit;
1834 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION2ADDR_LIMITEXT_t region2addr_limitext;
1835 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASE_t region3addr_base;
1836 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_BASEEXT_t region3addr_baseext;
1837 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMIT_t region3addr_limit;
1838 volatile ALT_SOC_NOC_FW_DDR_F2SDR_SCR_REGION3ADDR_LIMITEXT_t region3addr_limitext;
1839 volatile uint32_t _pad_0x50_0x100[44];
1843 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_t;
1845 struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_raw_s
1847 volatile uint32_t enable;
1848 volatile uint32_t enable_set;
1849 volatile uint32_t enable_clear;
1850 volatile uint32_t _pad_0xc_0xf;
1851 volatile uint32_t region0addr_base;
1852 volatile uint32_t region0addr_baseext;
1853 volatile uint32_t region0addr_limit;
1854 volatile uint32_t region0addr_limitext;
1855 volatile uint32_t region1addr_base;
1856 volatile uint32_t region1addr_baseext;
1857 volatile uint32_t region1addr_limit;
1858 volatile uint32_t region1addr_limitext;
1859 volatile uint32_t region2addr_base;
1860 volatile uint32_t region2addr_baseext;
1861 volatile uint32_t region2addr_limit;
1862 volatile uint32_t region2addr_limitext;
1863 volatile uint32_t region3addr_base;
1864 volatile uint32_t region3addr_baseext;
1865 volatile uint32_t region3addr_limit;
1866 volatile uint32_t region3addr_limitext;
1867 volatile uint32_t _pad_0x50_0x100[44];
1871 typedef struct ALT_SOC_NOC_FW_DDR_F2SDR_SCR_raw_s ALT_SOC_NOC_FW_DDR_F2SDR_SCR_raw_t;